A palestra intitulada “Hybrid neural systems: neuromorphic computing for real-time control of brain activity“, será apresentada no dia 15 de junho, pelas 14:00, na sala I-105. A moderação ficará a cargo de Henrique Lopes Cardoso (DEI).

Sobre a Palestra:

“The brain is a powerful model for fast, adaptive and energy-efficient information processing. Translating these principles into computing systems is a major challenge with direct relevance for the next generation of intelligent neural interfaces. In this talk I will present work from my research group where we developed a hybrid neural system combining biological neurons with neuromorphic hardware, where artificial spiking neurons process ongoing brain activity in real time. By converting biological signals into spike-based representations, we trained spiking neural networks (SNNs) to identify short-lived electrophysiological patterns and deployed them on neuromorphic hardware. This system was integrated with open-source electrophysiology tools to create a closed-loop pipeline capable of detecting ongoing brain states and triggering targeted stimulation with low latency. Using this approach, we show that hybrid systems linking artificial and biological neurons can support real-time interaction with living neural circuits. These results provide a proof-of-concept for accessible neuromorphic neural interfaces and open new possibilities for adaptive, low-power and biologically inspired computing technologies.”

Sobre o Orador:

Paulo Aguiar é licenciado em Física (Universidade de Lisboa, PT) e doutorado em Neurociência Computacional pelo Instituto de Computação Adaptativa e Neural (Universidade de Edimburgo, Reino Unido). Desde 2016, dirige o Laboratório de Neuroengenharia e Neurociência Computacional (i3S-UPorto, PT). O seu grupo adota uma abordagem ascendente, centrando-se na compreensão de como os circuitos neurais processam e armazenam informação. A equipa combina conhecimentos especializados em neurobiologia, métodos analíticos avançados e modelos computacionais, para revelar e reparar a função neural. Já foi (co)investigador principal/líder de tarefa em mais de 20 projetos de investigação nacionais e internacionais obtidos através de concursos.

A palestra intitulada “nanoML: Pushing the Limits of Edge AI with Weightless Neural Networks“, será apresentada pela Prof. Lizy Kurian John (University of Texas at Austin) no dia 6 de maio, às 14:30, na sala I-105. A sessão será moderada pelo Prof. Pedro Diniz (DEI).

Sobre a Palestra:

“Mainstream artificial neural network models, such as Deep Neural Networks (DNNs) are computation-heavy and energy-hungry. Weightless Neural Networks (WNNs) are natively built with RAM-based neurons and represent an entirely distinct type of neural network computing compared to DNNs. WNNs are extremely low-latency, low-energy, and suitable for efficient, accurate, edge inference. The WNN approach derives an implicit inspiration from the decoding process observed in the dendritic trees of biological neurons, making neurons based on Random Access Memories (RAMs) and/or Lookup Tables (LUTs) ready-to-deploy neuromorphic digital circuits. WNNs are a natural fit for edge AI due to the low area, energy and latency properties offered by them. This talk will describe the state of the art of Weightless Neural Networks, and their applications for edge inferencing.”

Sobre a Oradora:

“Lizy Kurian John is Truchard Foundation Chair in Engineering at the University of Texas at Austin. Her research interests include workload characterization, performance evaluation, and high performance architectures for emerging workloads. She is recipient of many awards including Joe J. King Professional Engineering Achievement Award (2023), and The Pennsylvania State University Outstanding Engineering Alumnus Award (2011). She has authored 3 books and has edited 4 books including a book on Computer Performance Evaluation and Benchmarking. She holds 18 US patents and is an IEEE Fellow (Class of 2009), ACM Fellow, AAAS Fellow and Fellow of the National Academy of Inventors (NAI).”

Agradecimentos: Lizy K. John é atualmente especialista Fulbright. A sua investigação é financiada, em parte, pelas bolsas n.º 2326894 e n.º 2425655 da Fundação Nacional de Ciência dos Estados Unidos (NSF), pela Semiconductor Research Corporation (SRC) task 3148.001 e pela bolsa do Programa de Aceleração de Investigação Aplicada da NVIDIA.

A palestra intitulada “When AI meets Performance Engineering: Challenges and Opportunities“, será apresentada pela Prof. Lizy Kurian John (University of Texas at Austin), no dia 29 de abril, às 14:30, na sala L119 (DEMec). A sessão será moderada pelo Prof. Pedro Diniz (DEI).

Sobre a palestra:

“Artificial Intelligence/Machine Learning (AI/ML) has transformed hardware design, software systems, and system architectures. Emerging hardware for AI accelerators have become heterogeneous and complex, that traditional modeling methodologies, benchmarks, and metrics for prior systems may not work for assessing AI models and AI hardware. The single-most commonly used operation in AI is matrix multiplication. Hardware accelerators like GPUs have created Tensor Cores to support matrix multiplication. Google TPUs support matrix multiplication by the hardware systolic arrays. However, matrix multiplication cannot be a reliable benchmark for benchmarking, due to its high sensitivity to optimizations. The MLPerf consortium creates ML benchmarks, however those benchmarks are prohibitively difficult to manage for many small companies and academic researchers. What are good benchmarks for AI/ML? How can you evaluate AI hardware in pre-silicon and post-silicon stages? Complete system simulation was a popular mode of pre-silicon evaluation but prohibitively expensive. This talk will describe some of the opportunities and challenges when AI meets Performance Engineering.”

Sobre a Oradora:

“Lizy Kurian John is Truchard Foundation Chair in Engineering at the University of Texas at Austin. Her research interests include workload characterization, performance evaluation, and high performance architectures for emerging workloads. She is recipient of many awards including Joe J. King Professional Engineering Achievement Award (2023), and The Pennsylvania State University Outstanding Engineering Alumnus Award (2011). She has authored 3 books and has edited 4 books including a book on Computer Performance Evaluation and Benchmarking. She holds 18 US patents and is an IEEE Fellow (Class of 2009), ACM Fellow, AAAS Fellow and Fellow of the National Academy of Inventors (NAI).”

Agradecimentos: Lizy K. John é atualmente especialista Fulbright. A sua investigação é financiada, em parte, pelas bolsas n.º 2326894 e n.º 2425655 da Fundação Nacional de Ciência dos Estados Unidos (NSF), pela Semiconductor Research Corporation (SRC) task 3148.001 e pela bolsa do Programa de Aceleração de Investigação Aplicada da NVIDIA.

A palestra “Life Post Moore’s Law: The New Design Frontier” será apresentada pelo Prof. Mark Horowitz (Stanford University), no dia 27 de março, às 14:00, na sala I-105. A sessão será moderada pelo Prof. Pedro Diniz (DEI).

Sobre a Palestra:

“For over 50 years, information technology has relied upon Moore’s Law: providing, for the same cost, 2x the number of logic transistors that were possible a few years prior. For much of that time, the smaller devices also provided dramatic energy and performance improvement through Dennard Scaling, but that scaling ended over a decade ago. While technology scaling continues, per transistor cost is no longer scaling in the advanced nodes. In this post Moore’s Law reality, further price/performance improvement follows only from improving the efficiency of applications using innovative hardware and software techniques.

Unfortunately, this need for innovative system solutions runs smack into the enormous complexity of designing and debugging contemporary VLSI based hardware/software platforms; a task so large it has caused the industry to consolidate, moving it away from innovation. The result is a set of platforms aim at different computing markets. To overcome this challenge, we need to develop a new design approach and tools to enable small groups of application experts to selectively extend the performance of those successful platforms.

Like the ASIC revolution in the 1980s, the goal of this approach is to enable a new set of designers, then board level logic designers, now application experts, to leverage the power of customized silicon solutions. Like then, these tools won’t initially be useful for current chip designers, but over time will underly all designs. In the 1980s to provide access to logic designers, the key technologies were logic synthesis, simulation, and placement/routing of their designs to gate arrays and std cells. Today, the key is to realize you are creating an “app” for an existing platform, and not creating the system solution from scratch (which is both too expensive and error prone), and to leverage the fact that modern “chips” are made of many chiplets. The new approach must provide a design window familiar to application developers, with similar descriptive, performance tuning, and debug capabilities. These new tools will be tied to highly capable platforms that are used as the foundation, like the appStore model for mobile phones. This talk will try to convince you this might be possible, and where innovative design/tools are needed.”

Sobre o Orador:

“Professor Horowitz initially focused on designing high-performance digital systems by combining work in computer-aided design tools, circuit design, and system architecture. During this time, he built a number of early RISC microprocessors, and contributed to the design of early distributed shared memory multiprocessors. In 1990, Dr. Horowitz took leave from Stanford to help start Rambus Inc., a company designing high-bandwidth memory interface technology. After returning in 1991, his research group pioneered many innovations in high-speed link design, and many of today’s high speed link designs are designed by his former students or colleagues from Rambus.

In the 2000s he started a long collaboration with Prof. Levoy on computational photography, which included work that led to the Lytro camera, whose photographs could be refocused after they were captured. Dr. Horowitz’s current research interests are quite broad and span using EE and CS analysis methods to problems in neuro and molecular biology to creating new agile design methodologies for analog and digital VLSI circuits. He remains interested in learning new things, and building interdisciplinary teams.”

A palestra “Accelerating ML for Science Applications” será apresentada pela Prof. Seda Ogrenci (McCormick School of Engineering, Northwestern University), no dia 12 de março, às 11:00, na sala I-105. A sessão será moderada por Tiago Carvalho (DEI).

Sobre a Palestra:

“Emerging open-source tools and methodologies targeting reconfigurable fabrics hold significant promise for lowering barriers to research, education, and innovation. There are exciting developments in diverse domains where such benefits are demonstrated. This talk will review active domains with needs and applications for real-time ultra low latency ML hardware and how open-source tools need to evolve to provide a multitude of features to enable design of hardware efficient and adaptive ML. As part of this discussion, examples of research directions in adaptive and resilient ML hardware synthesis flows developed in Dr. Ogrenci’s lab will presented.”

Sobre a Oradora:

“Seda Ogrenci is a Professor in the Department of Electrical and Computer Engineering (ECE), and in the Department of Computer Science (CS). She is the Director of the Computer Engineering Division of ECE. She has received her PhD degree in Computer Science from the University of California-Los Angeles. She is the co-author of over 140 peer reviewed publications and twelve patents on the subjects of Electronic Design Automation, Reconfigurable Computing, Thermal-Aware High Performance Computing, Computer Architecture, and Instrumentation for Real-Time ML for Experimental Sciences. She is the author of the book: Heat Management in Integrated Circuits: On-chip and system-level monitoring and cooling (Materials, Circuits and Devices). Seda Ogrenci serves on the editorial boards of the IEEE Transactions on Computer Aided Design and ACM Transactions of Reconfigurable Technology and Systems.”

A palestra intitulada “The Geometry of Logic” será apresentada pela Prof. Cristina (Crista) Videira Lopes, da University of California, na próxima quarta feira, dia 25 de fevereiro, às 14:00, na sala I-105. A sessão será moderada pelo Prof. Rui Maranhão (DEI).

Sobre a palestra:

“Large Language Models (LLMs) exhibit surprising reasoning capabilities, yet the internal mechanisms driving these behaviors remain opaque. We hypothesize that this emergence may be driven by soft stratification: the spontaneous (and inefficient) discovery of orthogonal subspaces that separate control flow from data flow. To explore this, we introduce the STRAT architecture (STratified Registers And Types), which imposes hard stratification by explicitly partitioning the embedding space.
We evaluate STRAT on algorithmic tasks requiring precise logical manipulation. Despite having no pre-programmed knowledge of those tasks, the model spontaneously discovers interpretable geometric topologies (e.g., antipodal operator separation) to solve the tasks. These geometric constraints also yield extreme data efficiency: models converge to the correct logical rules of arithmetic from as few as N=10 training examples. These results suggest that the stratification of the embedding space is a promising geometric substrate for neural logic.”

Sobre a Oradora:

Cristina (Crista) Videira Lopes is a Professor of Informatics in the School of Information and Computer Sciences at the University of California, Irvine. Her research focuses on programming and software engineering for large-scale data and systems. Early in her career, she was a founding member of the team at Xerox PARC that developed Aspect-Oriented Programming. Along with her research program, she is also a prolific software developer. Her open source contributions include being one of the core developers of OpenSimulator, a virtual world server. She is also a founder and consultant of Encitra, a company specializing in online virtual reality for early-stage sustainable urban redevelopment projects. Her book “Exercises in Programming Style” has gained rave reviews, including being chosen as “Notable Book” by the ACM Best of Computing reviews. She has a PhD from Northeastern University, and MS and BS degrees from Instituto Superior Tecnico in Portugal. She is the recipient of several National Science Foundation grants, including a prestigious CAREER Award. She claims to be the only person in the world who is both an ACM Distinguished Scientist and Ohloh Kudos Rank 9.

A palestra intitulada “The impact of link recommendation algorithms on human social dynamics” será apresentada pelo Prof. Fernando Pascoal dos Santos (University of Amsterdam), no dia 20 de março, às 11:00, na sala I-105. A sessão será moderada pelo Prof. Sérgio Nunes (DEI).

Sobre a Palestra:

“As redes sociais online moldam cada vez mais as crenças e o comportamento humanos. Nesses ambientes, os algoritmos para personalizar conteúdos e fornecer recomendações são omnipresentes. Os algoritmos de recomendação de links são implementados para recomendar novas conexões aos utilizadores de plataformas online, com base na suposta familiaridade, interesses semelhantes ou no potencial para servir como fonte de informações úteis. Esses algoritmos influenciam a evolução das redes sociais, mas os seus impactos a longo prazo na dinâmica social humana permanecem incertos. Nesta palestra, discutirei modelos para estudar esses efeitos. Discutirei como as recomendações algorítmicas de links interagem com a dinâmica de opiniões e os potenciais impactos a longo prazo de tais algoritmos na polarização. Também discutirei métodos baseados em multissistemas agênicos, alimentados por LLMs, para testar intervenções nas redes sociais com o objetivo de mitigar a dinâmica polarizada. Observaremos que o estabelecimento preferencial de links com nós estruturalmente semelhantes (ou seja, que compartilham muitos vizinhos) resulta em topologias de rede que são propícias à polarização de opiniões.”

Sobre o Orador:

Fernando P. Santos é Professor Associado na University of Amsterdam. É membro do grupo Socially Intelligent Artificial Systems, onde lidera o Prosocial Dynamics Lab. A investigação de Fernando Santos situa-se na interface entre a IA e os sistemas complexos: está interessado em compreender a dinâmica comportamental em sistemas de agentes de aprendizagem adaptativa e em projetar IA (pro)social. Anteriormente, foi bolseiro de pós-doutoramento James S. McDonnell na University of Princeton. Concluiu o seu doutoramento em Engenharia Informática e de Computadores do Instituto Superior Técnico com Francisco C. Santos, Jorge M. Pacheco e Ana Paiva. Fernando é um bolseiro ELLIS e membro do conselho de administração da Fundação Internacional para Agentes Autónomos e Sistemas Multiagentes. Recebeu uma bolsa ERC Starting Grant para estudar o impacto dos algoritmos de recomendação de links na dinâmica comportamental humana.

A palestra intitulada “High Performance Computing for Bioinformatics Applications: the Quest for Performance” será apresentada pela Prof. Alba Alves de Melo (Universidade de Brasilia), e terá lugar no dia 20 de fevereiro, às 14:30, na sala B018. A sessão será moderada pelo Prof. João Bispo (DEI).

Sobre a Palestra:

“As aplicações de bioinformática são frequentemente computacionalmente intensivas, tornando a Computação de Alto Desempenho (HPC) altamente desejável. Nesta palestra, apresentarei aplicações paralelas de bioinformática desenvolvidas para ambientes de Computação de Alto Desempenho (HPC) ao longo dos anos pelo meu grupo de investigação no Laboratório LAICO da Universidade de Brasília. Serão abordados os seguintes temas: (a) aplicações paralelas para comparação exata de pares de sequências biológicas longas em clusters de GPUs (Unidades de Processamento Gráfico) e CPUs; (b) aplicações de alinhamento exato de múltiplas sequências para arquiteturas multithread; (c) previsão exata da estrutura secundária do RNA (dobramento e alinhamento) em GPU; e (d) dobramento heurístico de proteínas em um supercomputador. Por fim, será apresentada uma estrutura para a execução de fluxos de trabalho científicos na nuvem HPC.”

Sobre a Oradora:

Alba Cristina Magalhaes Alves de Melo obteve o seu doutoramento em Ciência da Computação pelo Institut National Polytechnique de Grenoble (INPG), França, em 1996. Desde 1997, está no Departamento de Ciência da Computação da Universidade de Brasília, Brasil, onde agora é professora titular. A Prof. Melo é membro senior do IEEE, vice-coordenadora da Comunidade Técnica de Processamento Paralelo (TCPP) do IEEE desde 2024 e membro do Comite Consultivo em Ciência da Computação do CNPq/Brasil desde 2025.
A Prof. Melo recebeu os seguintes prémios: Prémio de Serviço e Contribuições Notáveis do Comité Técnico de Processamento Paralelo (TCPP) do IEEE de 2023; Prémio Wilkes 2019 pelo Melhor Artigo Publicado no The Computer Journal em 2018, Oxford University Press (trabalho conjunto com a equipa UPC/BSC); Prémio 2016 de Orientadora da Melhor Tese de Doutoramento em Ciência da Computação no Brasil (Prémio Capes de Tese).
É editora-chefe associada da secção de Aplicações do Journal of Parallel and Distributed Systems (JPDC). É também editora associada de muitas revistas de prestígio, tais como IEEE Transactions on Computers, IEEE Transactions on Parallel and Distributed Systems, ACM Computing Surveys e Future Generation Computer Systems. Foi copresidente geral do Simpósio Internacional de Processamento Paralelo e Distribuído (IPDPS) 2024 do IEEE. Foi Program Chair ou Track Chair de muitas conferências de prestígio em computação de alto desempenho, como IPDPS, Supercomputing (SC), Euro-Par, HiPEAC, Cluster, ICPP, SBAC-PAD e HiPC.
O grupo de investigação da Prof. Melo estabeleceu colaborações duradouras com equipas de investigação da University of Ottawa, Canadá (desde 2005); INRIA/Saclay e Mines Paris Tech, França (desde 2011); Universitat Politecnica de Catalunya/Barcelona Supercomputing Center (UPC/BSC), Espanha (desde 2012); e University of Copenhagen, Dinamarca (desde 2017). Os seus interesses de investigação são computação de alto desempenho, bioinformática e computação em nuvem.

A palestra intitulada “NextGen Accelerators: Flexible, Scalable, Efficient – Together” será apresentada pelo Prof. Pedro Trancoso (Chalmers University of Technology), no dia 19 de fevereiro, às 11:00, na sala B008. A moderação ficará a cargo do Prof. Diniz (DEI).

Sobre a Palestra:

“Durante muito tempo, os sistemas informáticos foram construídos em torno de um processador de uso geral cada vez mais potente. No entanto, a certa altura, esses superchips monolíticos deixaram de ser capazes de oferecer o desempenho adicional esperado devido a limitações como a complexidade do design e a densidade de potência.
O declínio do processador monolítico deu lugar a novas arquiteturas. Com a eficiência como objetivo principal, as arquiteturas específicas de domínio, também conhecidas como aceleradores, começaram a desempenhar um papel importante. A constatação de que um tamanho único não serve para todos resultou numa explosão de diversos aceleradores para diferentes aplicações e finalidades, tanto na investigação como na indústria.
Os designers desses aceleradores deparam-se geralmente com o dilema entre uma arquitetura genérica que resistirá ao teste do tempo e uma arquitetura dedicada à aplicação que é muito eficiente. Queremos as duas coisas! Por isso, focamos no design de blocos de construção para a próxima geração de aceleradores. Esses blocos são eficientes, mas, ao mesmo tempo, podem ser combinados de diferentes maneiras para alcançar a flexibilidade e a escalabilidade necessárias. Nesta palestra, apresentarei alguns dos nossos resultados de pesquisa recentes em direção a esse objetivo.”

Sobre o Orador:

Pedro Trancoso é Professor Catedrático do Department of Computer Science and Engineering (CSE) of the Chalmers University of Technology, na Suécia. É licenciado em engenharia pelo Instituto Superior Técnico (IST) (1993), em Portugal, e possui mestrado e doutoramento (1998) pela University of Illinois at Urbana-Champaign, nos EUA. Os seus interesses de investigação centram-se na arquitetura de computadores (hierarquia de memória, processadores multicore, computação reconfigurável e eficiência energética), com especial enfoque na aceleração de hardware para aplicações emergentes, como a aprendizagem automática. Atualmente, colabora ativamente em vários projetos de investigação da UE (VEDLIoT, eProcessor e EPI SGA2) e projetos de investigação suecos SSF (PRIDE, QuantumStack, AutoPIM), bem como no projeto de mestrado da UE EUMaster4HPC sobre HPC. É também diretor do programa de mestrado em Sistemas Informáticos de Alto Desempenho (MPHPC) na Chalmers desde o seu início em 2019.