A palestra intitulada “NextGen Accelerators: Flexible, Scalable, Efficient – Together” será apresentada pelo Prof. Pedro Trancoso (Chalmers University of Technology), no dia 19 de fevereiro, às 11:00, na sala B008. A moderação ficará a cargo do Prof. Diniz (DEI).
Sobre a Palestra:
“Durante muito tempo, os sistemas informáticos foram construídos em torno de um processador de uso geral cada vez mais potente. No entanto, a certa altura, esses superchips monolíticos deixaram de ser capazes de oferecer o desempenho adicional esperado devido a limitações como a complexidade do design e a densidade de potência.
O declínio do processador monolítico deu lugar a novas arquiteturas. Com a eficiência como objetivo principal, as arquiteturas específicas de domínio, também conhecidas como aceleradores, começaram a desempenhar um papel importante. A constatação de que um tamanho único não serve para todos resultou numa explosão de diversos aceleradores para diferentes aplicações e finalidades, tanto na investigação como na indústria.
Os designers desses aceleradores deparam-se geralmente com o dilema entre uma arquitetura genérica que resistirá ao teste do tempo e uma arquitetura dedicada à aplicação que é muito eficiente. Queremos as duas coisas! Por isso, focamos no design de blocos de construção para a próxima geração de aceleradores. Esses blocos são eficientes, mas, ao mesmo tempo, podem ser combinados de diferentes maneiras para alcançar a flexibilidade e a escalabilidade necessárias. Nesta palestra, apresentarei alguns dos nossos resultados de pesquisa recentes em direção a esse objetivo.”
Sobre o Orador:
Pedro Trancoso é Professor Catedrático do Department of Computer Science and Engineering (CSE) of the Chalmers University of Technology, na Suécia. É licenciado em engenharia pelo Instituto Superior Técnico (IST) (1993), em Portugal, e possui mestrado e doutoramento (1998) pela University of Illinois at Urbana-Champaign, nos EUA. Os seus interesses de investigação centram-se na arquitetura de computadores (hierarquia de memória, processadores multicore, computação reconfigurável e eficiência energética), com especial enfoque na aceleração de hardware para aplicações emergentes, como a aprendizagem automática. Atualmente, colabora ativamente em vários projetos de investigação da UE (VEDLIoT, eProcessor e EPI SGA2) e projetos de investigação suecos SSF (PRIDE, QuantumStack, AutoPIM), bem como no projeto de mestrado da UE EUMaster4HPC sobre HPC. É também diretor do programa de mestrado em Sistemas Informáticos de Alto Desempenho (MPHPC) na Chalmers desde o seu início em 2019.









